THIẾT KẾ NGUỒN ĐIỆN ÁP THAM CHIẾU BANDGAP CÔNG SUẤT THẤP SỬ DỤNG CÔNG NGHỆ CMOS 28NM DESIGNING LOW-POWER BANDGAP REFERENCE VOLTAGE SUPPLY USING THE CMOS 28NM TECHNOLOGY

Nguyễn Đức Huy, Nguyễn Kim Ánh

Trường Đại học Bách khoa - Đại học Đà Nẵng; ndhuy0411@gmail.com; nkanh@dut.udn.vn

Tóm tắt - Khối tham chiếu Bandgap là một thành phần cơ bản, đóng vai trò thiết yếu trong nhiều thiết kế mạch tương tự và mạch số hiện nay. Chức năng quan trọng nhất của khối tham chiếu là tạo ra điện áp hoặc dòng điện một chiều có giá trị cố định, ít bị phụ thuộc nhất vào sự biến đối của mạch do nhiễu, sự thay đổi về điện áp nguồn cấp và biến thiên của nhiệt độ trong các điều kiện hoạt động khác nhau của mạch. Bài báo đề xuất một cấu trúc mạch tham chiếu Bandgap công suất thấp, được thực hiện trên công nghệ CMOS 28nm, hoạt động ổn định trong một dải điện áp nguồn từ 1,1 tới 2V với hệ số khử nhiễu nguồn 54dB. Vi mạch tạo giá trị điện áp tham chiếu đầu ra 0,6V và đạt được hệ số phụ thuộc nhiệt độ nhỏ hơn 10ppm/°C trong dải nhiệt độ hoạt động từ -40°C tới 105°C. Dưới điện áp nguồn 1,2V, mạch tiêu thụ dòng chỉ 2,87µA, cho ra công suất tiêu thụ 3,46µW.

Từ khóa - CMOS; bandgap; điện áp tham chiếu; công suất thấp

1. Đặt vấn đề

Ngày nay, ngành công nghiệp vi mạch vẫn đang phát triển vô cùng mạnh mẽ. Xu hướng chung trên thế giới hiện nay là phát triển tích hợp hệ thống phần cứng với các chức năng khác nhau và các ứng dụng trên một vi mạch (với thuật ngữ là *system-on-a-chip và* được viết tắt là SoC) có tốc độ xử lí cao nhưng vẫn phải đảm bảo công suất và điện năng tiêu thụ càng thấp càng tốt [1]. Vì vậy, những công ty đi đầu trong việc sản xuất vi mạch trên thế giới như: TSMC, Samsung, Intel, ... luôn tìm cách phát triển các quy trình sản xuất ngày càng thu nhỏ hơn để có thể tối ưu kích thước, hiệu năng của vi mạch [2].

Trên một hệ SoC, các mạch tín hiệu tương tự và mạch số được sắp xếp trong các khối khác nhau để thực hiện các chức năng cụ thể. Với cấu trúc kiểu này cho phép chúng hoạt động cùng nhau để tạo ra những chức năng mong muốn của hệ thống. Với việc tích hợp các mô-đun chức năng khác nhau (ví dụ như mạch tần số vô tuyến RF, mạch nguồn, các mạch kĩ thuật số tần số cao, ... trên cùng một vi mạch), hiệu năng của toàn hệ thống trên vi mạch có thể bị tác động rất lớn bởi nhiễu của điện áp nguồn cung cấp [3]. Vì vậy, việc tạo ra một điện áp tham chiếu ổn định là một nhiệm vụ thiết yếu trong các ứng dụng SoC hiện nay.

Khối tham chiếu là một trong những khối quan trọng nhất trong các vi mạch yêu cầu hiệu suất cao. Chức năng cơ bản của nó là tạo ra điện áp hoặc dòng điện một chiều có giá trị cố định, ít bị phụ thuộc nhất vào sự biến đổi của mạch do nhiễu, sự thay đổi về nguồn cung cấp và nhiệt độ trong quá trình hoạt động [4].

Điện áp tham chiếu được sử dụng rộng rãi trong các hệ thống truyền thông, hệ thống thu thập dữ liệu cũng như một số hệ thống kĩ thuật số. Một số ứng dụng có thể được kể đến như các nguồn điện áp phân cực một chiều, nguồn **Abstract** - The Bandgap reference block is a fundamental component, which plays an essential role in many analog and digital circuit designs. The most important feature of the reference block is to generate a constant-value voltage or a direct current which is least dependent on the variation of the circuit caused by noises, changes in voltage supply and temperature variation under different operating conditions of the circuit. This article proposes a low-power Bandgap reference structure, implemented through the CMOS 28nm technology, which operates stably in a supply voltage range from 1.1 to 2V with an PSRR of 54dB. This circuit generates an output reference voltage value of 0.6 V and achieves a temperature coefficient below 10ppm¹°C in the operating temperature range from -40°C to 105°C. Under the 1.2V supply voltage, the circuit consumes only 2.87µA, yielding a consumption power of 3.46µW.

Key words - CMOS; bandgap; voltage reference; low-power

dòng, bộ nhớ Flash, DRAM, các bộ chuyến đối điện áp, ... [5], [6]. Đối với thiết kế trong bài báo, điện áp tham chiếu một chiều tạo ra sẽ được ứng dụng trong bộ chuyển đổi tín hiệu tương tự sang tín hiệu số (ADC), tích hợp trong các vi mạch cảm biến sử dụng công nghệ CMOS 28nm. Trong đó, điện áp tương tự đầu vào được so sánh với một số mức điện áp tham chiếu để xác định giá trị chuyển đổi tương ứng.

Mục tiêu của bài báo này sẽ tập trung trong việc nghiên cứu, tính toán và mô phỏng chi tiết một cấu trúc hoàn chỉnh của vi mạch Bandgap để có thể đáp ứng được các đặc điểm kĩ thuật như sau: Áp dụng công nghệ CMOS 28nm, điện áp nguồn cấp 1.1 tới 2V, điện áp tham chiếu đầu ra 600mV, hoạt động ổn định trong dải nhiệt độ từ -40^oC tới 105^oC. Mạch này có khả năng tạo ra được một giá trị điện áp tham chiếu ổn định và kháng nhiễu cao. Ngoài ra, để vi mạch có thể hoạt động tốt trong dải điện áp rộng lên tới 2V, thiết kế sử dụng loại mosfet "1,8V Underdrive 1,2V" từ tiến trình CMOS 28nm của TSMC. Loại mosfet này đảm bảo cho thiết kế có khả năng vận hành trong dải điện áp rộng, đáp ứng được yêu cầu đặt ra.

2. Mạch tham chiếu Bandgap trong công nghệ CMOS 2.1. Điện áp Bandgap

Trong vật liệu bán dẫn sẽ tồn tại 3 dải năng lượng khác nhau: dải hóa trị, dải dẫn và dải cấm. Mối quan hệ giữa chúng được trình bày trong Hình 1 [7].

Điện áp Bandgap là sự sai khác về năng lượng giữa dải hóa trị và dải dẫn, kí hiệu là E_g và được đo bằng đơn vị eV. Sự phụ thuộc vào nhiệt độ của E_g được biểu diễn qua công thức sau:

$$E_g(T) = 1,170 - \frac{4,73 \times 10^{-4} T^2}{T+636}$$
(1)

Từ công thức (1) cho thấy, điện áp Bandgap biến thiên rất ít theo nhiệt độ và có giá trị gần như là hằng số.

Thiết kế điện áp tham chiếu Bandgap nghĩa là sử dụng công nghệ bán dẫn để tạo ra đại lượng điện áp mang đặc tính của E_g , từ đó đạt được mục tiêu tạo ra điện áp không phụ thuộc vào sự thay đổi của nhiệt độ trong quá trình hoạt động [10]. Trong công nghệ CMOS, điện áp tham chiếu Bandgap được tạo ra dựa trên ý tưởng kết hợp hai đại lượng điện áp có đặc tính phụ thuộc theo nhiệt độ đối lập nhau: một đại lượng tỉ lệ thuận với nhiệt độ (PTAT) và một đại lượng tỉ lệ nghịch với nhiệt độ (CTAT) với mục đích tạo ra điện áp đầu ra có hệ số phụ thuộc vào sự thay đổi của nhiệt độ gần như bằng không [8].



Hình 1. Cấu trúc năng lượng điện tử trong chất bán dẫn

2.2. Mạch tham chiếu Bandgap cơ bản

Cấu trúc của mạch tham chiếu Bandgap được đề xuất bởi Kujik [9] cơ bản sẽ bao gồm: OP-AMP, 2 transistor BJT và 3 điện trở. Trong đó, các transistor BJT được mắc nối để hoạt động như các diode và được trình bày như trong Hình 2.



Hình 2. Mạch Bandgap được đề xuất bởi Kujik

Hai BJT Q_1 và Q_2 được chọn sao cho BJT Q_2 có diện tích cực phát lớn gấp N lần BJT Q_1 . Ta có:

$$V_{EB1} = V_T \ln\left(\frac{I_{R1}}{I_{S1}}\right); \ V_{EB2} = V_T \ln\left(\frac{I_{R2}}{I_{S2}}\right)$$
(2)

Điện áp đầu vào của OP-AMP là V_x và V_y được duy trì cùng mức điện áp. Vậy, điện áp qua điện trở R_3 được xác định như sau:

$$\Delta V_{EB} = |V_{EB1} - V_{EB2}| = V_T \ln\left(\frac{I_{R1}}{I_{S1}}\frac{I_{S2}}{I_{R2}}\right)$$
$$\Delta V_{EB} = V_T \ln N \frac{R^2}{R_1}$$
(3)

Trong đó, V_{EB1}, V_{EB2} là giá trị điện áp giữa 2 cực E và B của BJT Q₁ và Q₂; I_{S1} và I_{S2} là dòng điện bão hòa của BJT Q₁ và Q₂ ($I_{S2} = NI_{S1}$).

Suy ra giá trị điện áp tham chiếu:

$$V_{REF} = V_{EB1} + \frac{R^2}{R^3} \Delta V_{EB} = V_{EB1} + \frac{R^2}{R^3} V_T \ln(\frac{NR^2}{R^1})$$
(4)

Trong mạch này, điểm Y được nối với V_{in} - của OP-AMP, nên khi điện áp tại Y tăng cao hơn điện áp tại X sẽ làm cho V_{REF} giảm, dẫn tới làm giảm dòng điện qua hai nhánh. Điện trở R_3 sẽ làm cho điện áp tại Y giảm nhanh hơn tại X. Cuối cùng, kết quả là hai điểm điện áp X và Y là trở về giá trị bằng nhau.

Vậy, OP-AMP được sử dụng để duy trì mức điện áp bằng nhau giữa các điểm điện áp cần thiết và cung cấp sự phản hồi để duy trì dòng điện cố định và ít bị biến thiên theo sự thay đổi của điện áp nguồn cung. Một OP-AMP có hệ số khuếch đại tốt sẽ giúp cho việc đảm bảo giá trị điện áp rơi trên điện trở chính xác bằng ΔV_{EB} giữa 2 BJT Q₁ và Q₂.

Giá trị điện áp đồng pha đầu vào đóng vai trò quan trọng trong việc thiết kế cấu trúc và thông số mạch OP-AMP. Trong mạch Bandgap, giá trị này được xác định bởi V_{EB} của BJT, có giá trị khoảng 650 đến 700 mV.

Tuy nhiên, cấu trúc mạch này tồn tại hai nhược điểm đó là: (1) đầu vào của OP-AMP sẽ tồn tại điện áp bù (V_{offset}) khác 0, giá trị này sẽ tạo ra sai lệch ở điện áp đầu ra; (2) Đầu ra của OP-AMP sẽ tồn tại một giá trị trở kháng.

2.3. Góc thiết kế (Design corner)

Các tác động trong quá trình sản xuất cũng như sự thay đổi của các điều kiện môi trường tạo nên các vùng hoạt động khác nhau của transistor, gồm có: Vùng điển hình (typical), vùng nhanh (fast), vùng chậm (slow) [7].

Thuật ngữ "góc thiết kế" ý muốn nói đến những góc hoạt động trong một không gian thiết kế tưởng tượng bao quanh các vùng hoạt động của mạch (Hình 3).

Nếu chỉ thiết kế mạch cho các MOSFET hoạt động ở vùng điển hình, thì khi sản xuất ra mạch thực tế, hiệu suất của mạch có thể bị giảm đi rất nhiều ở các góc còn lại của không gian thiết kế. Vì vậy, khi thiết kế vi mạch bán dẫn, cần phải mô phỏng ở tất cả các góc thiết kế để đảm bảo mạch hoạt động ổn định trong tất cả các trường hợp.



Hình 3. Góc thiết kế của MOSFET

3. Đề xuất thiết kế mạch tham chiếu Bandgap

Bài báo đề xuất một cấu trúc mạch tham chiếu Bandgap gồm có 4 thành phần chính được trình bày trong Hình 4, gồm: Mạch lõi tạo điện áp tham chiếu (Bandgap core), mạch OP AMP, mạch Start-up và mạch Trimming.



Hình 4. Thiết kế của mạch tham chiếu Bandgap hoàn chỉnh

3.1. Mạch lõi

Mạch lõi là thành phần quan trọng nhất trong mạch, có tác dụng chính trong việc tạo ra giá trị điện áp tham chiếu đầu ra bằng cách kết hợp 2 giá trị điện áp PTAT và CTAT (như trình bày ở Mục 2.1).

Trong cấu trúc mạch Bandgap, sử dụng V_{EB} đóng vai trò là điện áp CTAT và giá trị ΔV_{EB} là điện áp PTAT.



Hình 5. Cấu trúc mạch lõi Bandgap đề xuất bởi Leung [11]

Có thể nhận thấy ở mạch tham chiếu Bandgap cơ bản, điện áp đồng pha đầu vào của OP AMP được xác định bởi giá trị V_{EB} của BJT Q₁ (khoảng 650 đến 700 mV), điều này không phù hợp với mục đích giảm điện áp nguồn tiêu thụ cho mạch. Vì vậy, ở cấu trúc mạch đề xuất, bài báo sử dụng cầu chia điện áp bao gồm 2 điện trở R_{2A1} và R_{2A2} thay cho điện trở R_{2A} (tương tự đối với điện trở R_{2B}), từ đó giảm được giá trị điện áp đầu vào của OP AMP.

Với
$$R_2 = R_{2A} = R_{2B}$$

=> $R_2 = R_{2A1} + R_{2A2} = R_{2B1} + R_{2B2}$

Vậy, cần phải chọn các giá trị điện trở $R_{2A1} = R_{2B1}$ và $R_{2A2} = R_{2B2}$ để đảm bảo điện áp đồng pha đầu vào của OP AMP $V_{in+} = V_{in-}$.

Đối với cấu trúc mạch tham chiếu được đề xuất, ta lấy tổng 2 dòng điện thay vì tổng 2 điện áp PTAT và CTAT như mạch tham chiếu Bandgap thông thường. Trong đó, một dòng điện tỉ lệ với điện áp PTAT (ΔV_{EB}) và dòng còn lại tỉ lệ với điện áp CTAT (V_{EB}).

Từ mạch nguyên lí, ta tính ra được:

$$I_{R1} = \frac{V_{EB1} - V_{EB2}}{R_1} = \frac{\Delta V_{EB}}{R_1}; \ I_{R2} = \frac{V_{EB1}}{R_2}$$
$$I_{SUM} = \frac{V_{EB1}}{R_2} + \frac{\Delta V_{EB}}{R_1}$$
(5)

Các PMOS M_1 , M_2 , M_3 được chọn để đảm bảo hoạt động trong vùng bão hòa, kích thước của các PMOS bằng nhau đảm bảo cho dòng qua 3 nhánh của mạch bằng nhau.

$$= V_{REF} = R_3 \left(\frac{V_{EB1}}{R_2} + \frac{\Delta V_{EB}}{R_1} \right) \tag{6}$$

Để có thể lựa chọn các tham số thiết kế cho mạch lõi, đầu tiên ta cần tính toán các giá trị V_{EB} của transistor BJT trong tiến trình 28nm với dòng qua BJT mong muốn là 200nA (dòng điện phù hợp với thiết kế công suất thấp, mà vẫn đảm bảo phân cực đúng cho các transistor BJT), từ đó suy ra hệ số nhiệt độ của các điện áp PTAT và CTAT.

Như vậy, sau khi tính toán được giá trị V_{EB} và ΔV_{EB} , thay vào công thức (6) và kết hợp với mô phỏng để chọn được giá trị R₁ và R₂ sao cho hệ số phụ thuộc nhiệt độ của điện áp đầu ra V_{REF} bằng 0 (zero TC), giá trị R₃ quyết định biên độ điện áp tham chiếu đầu ra mong muốn.

Bång 1.	Tham	số	thiết	kế	mạch	lõi	Bandgap
---------	------	----	-------	----	------	-----	---------

Device	Value		
M1	1μm/2μm		
M2	1μm/2μm		
M3	1μm/2μm 592,9KΩ 2,4MΩ 1,2MΩ		
R1			
$R_{\rm 2A1}=R_{\rm 2B1}$			
$\mathbf{R}_{2B1}=\mathbf{R}_{2B2}$			
R ₃	1,75ΜΩ		
Q1	Emitter area=5x5		
Q2	Emitter area=5x5, N=41		

3.2. Mach OP AMP

OP AMP là một mô-đun đóng vai trò quan trọng trong cấu trúc mạch tham chiếu Bandgap. Với mục đích thiết kế một cấu trúc mạch tham chiếu công suất thấp, bài báo chọn sử dụng cấu trúc OP AMP tự phân cực, cấu trúc như vậy sẽ giúp giảm bớt việc phải thêm vào các khối ngoại vi để tạo nguồn dòng cho mạch. Cấu trúc OP AMP được chọn là cấu trúc OTA đối xứng (Symmetrical operational transconductance amp), bao gồm một cặp đầu vào vi sai và ba gương dòng điện (current mirror). Ở cấu trúc OTA này, việc tự phân cực được thực hiện bởi một vòng phản hồi, OP AMP sẽ được phân cực bởi chính điện áp đầu ra (V₀), cho khả năng kháng nhiễu điện áp nguồn cao. Hơn nữa, vì có cấu trúc đối xứng nên hai điện áp vi sai đầu vào sẽ được tải qua hai transistor giống hệt nhau và 2 cặp gương dòng điện MN1-MN3/ MN2-MN4 bằng nhau, nhờ đó giúp giảm thiểu tối đa điện áp bù (offset voltage) của mạch.





Các transistor trong mạch được chọn sao cho đảm bảo luôn hoạt động trong vùng bão hòa để có thể sao chép chính xác dòng điện giữa hai tầng của OP AMP. Từ đó, cấu trúc OTA đối xứng cho công thức tính độ lợi:

$$G = K * g_{mP1} * (r_{o,MP5} || r_{o,MN4})$$
(7)

Trong đó: K là tỉ lệ dòng điện giữa hai tầng vào và ra của OP AMP, $K = \frac{(W/L)MN_3}{(W/L)MN_1}$

Điện áp đầu ra của OP AMP V₀ được kết nối với cực cổng G của các transistor PMOS. Nên để PMOS có thể hoạt động, giá trị của V₀ phải nhỏ hơn ($V_{dd} - V_{TH}$). Với điện áp nguồn 1,2V, $V_{TH} \approx 0,5V$, suy ra OP AMP phải được thiết kế sao cho giá trị đầu ra phải nằm trong khoảng 0,6 – 0,7V. Để cải thiện độ dự trữ pha của OP AMP, bài báo sử dụng phương pháp bù Miller: Gắn thêm 1 tụ bù (Mcap) vào giữa đầu ra tầng 1 và tầng 2 của OP AMP.

Device	W/L (m)
MP1	1µ/0,5µ
MP2	1µ/0,5µ
MP3	3μ/2μ
MP4	1μ/2μ
MP5	1μ/2μ
MN1	1μ/2μ
MN2	1μ/2μ
MN3	1μ/2μ
MN4	1µ/2µ

Bảng 2. Tham số thiết kế mạch OP AMP

3.3. Mạch Start-up

Cấu trúc mạch tham chiếu Bandgap tồn tại hai điểm hoạt động: Điểm hoạt động thông thường sẽ tạo ra được giá trị điện áp tham chiếu đầu ra mong muốn; Điểm "0" có giá trị đầu vào âm và dương của OP AMP bằng 0V, dẫn đến không có dòng điện chạy trong lõi Bandgap và vì thế không tạo ra giá trị điện áp tham chiếu.

Mạch Start-up có vai trò hoạt động ở giai đoạn ban đầu, đưa mạch tham chiếu từ điểm "0" đến điểm vận hành thông thường bằng cách tạo ra điện áp V_o cung cấp cho các PMOS trong lõi Bandgap hoạt động. Mạch được thiết kế sao cho ít tác động nhất đến việc tạo ra điện áp tham chiếu của lõi và đảm bảo tắt hoàn toàn sau khi điểm làm việc đã được thiết lập bằng chính điện áp tham chiếu V_{REF} phản hồi về.



Hình 7. Cấu trúc mạch Start-up

3.4. Mạch Trimming

Biên độ của điện áp tham chiếu đầu ra phụ thuộc vào giá trị điện trở R_3 . Trong quá trình sản xuất vi mạch hay quá trình vận hành, giá trị điện trở có thể bị biến đổi theo sự biến thiên của nhiệt độ hay sự thay đổi các góc thiết kế khác nhau. Vì vậy, bài báo đề xuất sử dụng một cấu trúc mạch Trimming để tạo ra được giá trị điện trở chính xác theo mong muốn. Các điện trở trong mạch được sắp xếp theo cấu trúc thang và được kết nối với 4 công tắc NMOS chuyển mạch. Trong đó, tín hiệu đầu vào cho các NMOS chuyển mạch được giả i mã từ tín hiệu số 4 bit. Như vậy sẽ tạo ra được dải 16 giá trị điện trở R_3 khác nhau để chọn lựa sử dụng phù hợp với từng điều kiện vận hành.



Hình 8. Cấu trúc mạch Trimming 4 bits

Bång 4. Tham số thiết kế mạch Trimming

Device	W/L (m)	Resistor	Value (Ω)
M30	2µ/0,8µ	R30	20K
M31	2µ/0,8µ	R31	40K
M32	2µ/0,8µ	R32	80K
M33	2µ/0,8µ	R33	160K
		R34	1,5944M

4. Kết quả mô phỏng

Layout mạch tham chiếu Bandgap được trình bày ở Hình 9. Vi mạch Bandgap có kích thước tổng thể là 162,52µm x 71,74µm trên nền công nghê CMOS 28nm.



Hình 9. Layout mạch tham chiếu Bandgap

Kết quả mô phỏng ở Hình 10 cho thấy, sự biến thiên của điện áp tham chiếu (V_{REF}) theo điện áp nguồn cấp. Hình 11 chỉ rõ trong dải điện áp từ 1,1 đến 2V, giá trị điện áp tham chiếu gần như là hằng số, chỉ thay đối từ 599,15 đến $601\text{mV} \implies \Delta V_{\text{REF/supply voltage}} = 1,85\text{mV}$, cho hệ số khử nhiễu nguồn $PSRR = 20\log\left(\frac{\Delta V_{REF}}{\Delta V_{supply voltage}}\right) \approx -54dB$.

Hình 12 chỉ ra sự phụ thuộc của điện áp tham chiếu theo nhiệt độ từ -40° C tới 105° C tại giá trị điện áp nguồn cấp điển hình 1,2V, giá trị V_{REF} biến thiên từ 600,26 đến 600,65mV, cho hệ số phụ thuộc nhiệt độ:

$$TC = \frac{1}{V_{REF}} \frac{V_{MAX} - V_{MIN}}{T_{MAX} - T_{MIN}} = \frac{1}{600} \frac{600,65 - 600,26}{125 - (-40)} \approx 4,5ppm$$

Mô phỏng tương tự với các giá trị điện áp nguồn còn lại trong dải điện áp từ 1,1÷2V, kết quả tính toán được của giá trị TC được trình bày trong Bảng 5. Tất cả giá trị TC đều nhỏ hơn 10ppm, có thể kết luận rằng, mạch tham chiếu Bandgap hoạt động ổn định trong dải điện áp nguồn từ 1,1 đến 2V.

Hình 13 và 14 cho kết quả mô phỏng sự phụ thuộc nhiệt độ của điện áp tham chiếu tại 5 góc thiết kế khác nhau của Mosfet (TT, SS, FF, SF, FS) lần lượt tại hai giá trị điện áp nguồn cấp 1,2V và 2V. Có thể thấy khi điện áp nguồn cấp tăng, sự biến thiên của điện áp tham chiếu theo góc thiết kế tăng, nhưng trong dải điện áp hoạt động của mạch, V_{REF} chỉ thay đổi từ 6,3 đến 6,5mV, đáp ứng được yêu cầu kĩ thuật đặt ra (khoảng 1%/góc thiết kế).



Hình 10. Điện áp tham chiếu theo sự thay đổi điện áp nguồn



Hình 11. Điện áp tham chiếu theo sự thay đối điện áp nguồn từ 1,1V tới 2V





Hình 14. Điện áp tham chiếu theo nhiệt độ tại các góc thiết kế khác nhau (@2V điện áp nguồn cấp)

VDD (V)	V _{REF} (mV)	$\Delta V_{REF} (mV)$	TC (ppm)	
1,1	$600,44 \div 601,16$	0,72	8,3	
1,2	600,26 ÷ 600,65	0,39	4,5	
1,3	599,88 ÷ 600,38	0,5	5,7	
1,4	599,53 ÷ 600,15	0,62	7,1	
1,5	599,25 ÷ 599,94	0,69	7,9	
1,6	599,00 ÷ 599,76	0,76	8,7	
1,7	598,82 ÷ 599,60	0,78	9	
1,8	598,65 ÷ 599,46	0,81	9,3	
1,9	598,50 ÷ 599,33	0,83	9,5	
2	598,37 ÷ 599,22	0,85	9,8	

Bảng 6 trình bày kết quả so sánh về hiệu suất đạt được của bài báo với những nghiên cứu đã có trên thế giới.

Tham khảo	[12]	[13]	[14]	Bài báo
Năm	2014	2015	2017	2020
Tiến trình	28nm	28nm	0,18µm	28nm
V _{REF} (mV)	500	600	893	600
Điện áp nguồn (V)	1,1	$1,4 \div 5$	$1,1 \div 2$	$1,1 \div 2$
Dòng tiêu thụ (A)	N/A	2,5µ	N/A	2,87µ
Công suất tiêu thụ (W)	500μ	3,5µ	0,55µ	3,46µ
Nhiệt độ min (°C)	-40	-40	-30	-40
Nhiệt độ max (°C)	125	105	80	105
TC (ppm)	<10	33	19	<10
PSRR (dB)	N/A	-57	-50	-54
Diện tích vi mạch (mm ²)	0,086	0,125	0,018	0,012

Bảng 6. Tổng hợp và so sánh các kết quả nghiên cứu

5. Kết luận

34

Với những yêu cầu đặt ra và những thách thức trong áp dụng tiến trình sản xuất nhỏ (28nm), kết quả đạt được của bài báo này đã đáp ứng được các đặc điểm kĩ thuật cần thiết của một vi mạch tham chiếu Bandgap. Bài báo đã thực hiện đầy đủ các bước cần thiết từ nghiên cứu, thiết kế mạch nguyên lí, mô phỏng và vẽ layout cho vi mạch, góp phần vào sự ổn định trong hiệu năng của mạch, giá trị tham chiếu đầu ra chỉ biến thiên khoảng 1% trên toàn bộ góc thiết kế, đạt công suất tiêu thụ thấp $3,46\mu W$.

TÀI LIỆU THAM KHẢO

- Alhassan, Nashiru, Zekun Zhou, and Edgar Sánchez-Sinencio, "An all-MOSFET voltage reference with- 50-dB PSR at 80 MHz for low-power SoC design", *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol 64(8), 2016, pp. 892-896.
- [2] Far, Ali, "A low supply voltage 2μW half bandgap reference in standard sub-μ CMOS", 2014 IEEE International Conference on Electronics, Computing and Communication Technologies (CONECCT), Indian Institute of Science, Bangalore, India, IEEE, 6-7 Jan 2014, pp. 1-5.
- [3] Alhasssan, Nashiru, Zekun Zhou, and Edgar Sánchez Sinencio, "An all-MOSFET sub-1-V voltage reference with a—51–dB PSR up to 60 MHz", *IEEE Transactions on Very Large Scale Integration* (VLSI) Systems, vol. 25(3), 2016, pp. 919-928.
- [4] M. Silva Pereira, Joao E. N. Costa, M. Santos, J. Caldinhas, "A 1.1 A Voltage Reference Circuit With High PSRR and Temperature Compensation", *Conference on Design of Circuits and Integrated Systems (DCIS)*, Portugal, 2015, pp. 1-5.
- [5] Bolun Zhan, Xiaole Cui, Yifan Zhang, Chun Yang, Ying Xiao, Xinnan Lin, "A 0.8V CMOS Bandgap Voltage Reference Design", *IEEE International Conference on Electron Devices and Solid-State Circuits (EDSSC)*, Singapor, 2015, pp. 356-359.
- [6] Z.-K. Zhou, "A 1.6-V 25-µA 5-ppm/°C curvature-compensated bandgap reference", *IEEE Trans. Circuits Syst. I*, vol. 59, no. 4, 2012, pp. 677-684.
- [7] Neil H. E. Weste, D. M. Harris, CMOS-VLSI-design: A circuits and systems perspective, Pearson, 2010.
- [8] B. Razavi, "The Bandgap reference", *IEEE Solid-State Magazine*, vol. 8, no. 3, Summer 2016, pp. 9-12.
- [9] K. Kuijk, "A precision reference voltage source", Solid-State Circuits, IEEE Journal of, vol. 8, no. 3, 1973, pp. 222-226.
- [10] B. Razavi, Design of Analog CMOS Integrated Circuits, McGraw-Hill, 2001.
- [11] P. K. M. K. N. Leung and P. K. T. Mok, "A Sub-1-V 15-ppm/ C CMOS bandgap voltage reference without requiring low threshold voltage device", *IEEE Journal of Solid-State Circuits*, vol. 37, no. 4, 2002, pp. 526-530.
- [12] D. F. Bowers and E. J. Modica, "Curvature-corrected low-noise subbandgap reference in 28 nm CMOS technology", *Electronics Letters*, vol. 50, no. 5, 2014, pp. 396-398.
- [13] F. Neri, T. Brauner, E. De Mey and C. Schippel, "Low-power, wide supply voltage bandgap reference circuit in 28nm CMOS", *IEEE Jordan Conference on Applied Electrical Engineering and Computing Technologies (AEECT)*, 2015, pp. 1-6.
- [14] Nashiru Alhassan, Zekun Zhou, and Edgar Sánchez-Sinencio, "An All-MOSFET Voltage Reference With -50dB PSR @ 80 MHz for Low Power SoC Design", *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol. 64, no. 8, 2017, pp. 892-896.

(BBT nhận bài: 14/01/2020, hoàn tất thủ tục phản biện: 09/4/2020)