Ho Van Phi*; Ho Khanh Lam, “Ảnh hưởng của tổ chức cache đa cấp và mạng liên kết đến hiệu năng của chip đa lõi”, UD-JST, vol 5, số p.h 78, tr 73–77, tháng 5 2014.