Thực hiện khối tách biên ảnh trên FPGA
Tóm tắt: 93
| 
PDF: 140 
##plugins.themes.academic_pro.article.main##
Author
Từ khóa:
edge detection
FPGA
system generator
DSP
Xilinx
hardware implementation
Tóm tắt
Bài báo này sẽ trình bày một ứng dụng của công nghệ vi mạch logic khả trình FPGA và công cụ hỗ trợ phát triển Xilinx System Generator trong thiết kế và phát triển thuật toán tách biên ảnh trên phần cứng cấu hình lại FPGA. Bài báo trình bày quy trình thiết kế và đánh giá hai bộ tách biên ảnh thông dụng sử dụng hai mặt nạ thông dụng là mặt nạ Sobel và mặt nạ Prewitt trên phần mềm Matlab Simulink và trên board mạch phát triển Virtex-5 FPGA của hãng Xilinx. Thông qua ví dụ thiết kế này, một quy trình đồng thiết kế và kiểm tra trên phần mềm và phần cứng cho các ứng dụng xử lý tín hiệu trên FPGA được trình bày, giúp ích cho việc phát triển nhanh các thuật toán xử lý tín hiệu và các ứng dụng liên quan trên FPGA.
Tài liệu tham khảo
-
[1] Rafael C. Gonzalez, and Richard E. Woods, “Digital Image Processing”, 2nd Edition, Prentice-Hall, Inc., 2002.
[2] Xilinx Inc., http://www.xilinx.com/
[3] Xilinx Inc., “Xilinx System Generator for DSP: User Guide”, http://www.xilinx.com/support/documentation/sw_manuals/sysgen_user.pdf
[4] A. Moreo, P. Lorente, F. Soto-Valles, J. Muro, C. Andres, "Experiences on developing computer vision hardware algorithms using Xilinx system generator", Microprocessors and Microsystems 29, pp. 411–419, 2005.
[5] Hong Nguyen, Cecile Belleudy, and Tuan Pham, "Performance and Evaluation Sobel Edge Detection on Various Methodologies," International Journal of Electronics and Electrical Engineering, Vol. 2, No. 1, pp. 15-20, March 2014.
Xem thêm
##plugins.themes.academic_pro.article.sidebar##
Đã Xuất bản
Sep 30, 2014
Download
Cách trích dẫn
Tran Nhat Tin; Le Thanh Lam; Huynh Viet Thang*. “Thực hiện khối tách Biên ảnh Trên FPGA”. Tạp Chí Khoa học Và Công nghệ - Đại học Đà Nẵng, vol 9, số p.h 82, Tháng Chín 2014, tr 20-24, https://jst-ud.vn/jst-ud/article/view/1037.
