Phát triển nền tảng phần cứng cấu hình lại được đa lõi dựa theo kiến trúc NoC trên FPGA
Tóm tắt: 25
| 
PDF: 45 
##plugins.themes.academic_pro.article.main##
Author
Từ khóa:
Cấu hình động
mạng trên chip
Multicore
FPGA
Tóm tắt
Linh hoạt và khả năng mở rộng là các đặc tính rất quan trọng trong các nền tảng nhúng hiện đại. Cấu hình lại từng phần động (Dynamic Partial Reconfigurable) trên FPGA và kiến trúc mạng trên chip (NoC: Network on Chip) là các giải pháp tuyệt vời cho các yêu cầu thiết kế này. Bài báo này tập trung vào phát triển nền tảng phần cứng cấu hình lại được tại thời gian chạy trên FPGA dựa theo kiến trúc NoC. Nền tảng này có khả năng cấu hình lại các mô đun cho lớp truyền thông NoC để tối ưu hóa cấu trúc truyền thông theo yêu cầu thay đổi của ứng dụng nhằm nâng cao hiệu quả sử dụng tài nguyên và cải thiện hiệu năng mạng hoặc cấu hình lại lớp tính toán khi có ứng dụng mới triển khai lên nền tảng một cách linh hoạt. Mô hình này đã được chúng tôi thực nghiệm và kiểm chứng trên FPGA Virtex-6 chip XC6VLX240T.
Tài liệu tham khảo
-
[1] Trimberger Stephen M (2015), "Three ages of FPGAs: a retrospective on the first thirty years of FPGA technology". Proc. IEEE, vol. 103, no. 3, pp. 318–331.
[2] Xilinx "Partial Reconfiguration User Guide - UG702". [Online]. Available: http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_5/ug702.pdf.
[3] Flasskamp Martin, Gregor Sievers, Johannes Ax, Christian Klarhorst, Thorsten Jungeblut, Wayne Kelly, Michael Thies, and Mario Porrmann (2016), "Performance estimation of streaming applications for hierarchical MPSoCs", in Proceedings of the 2016 Workshop on Rapid Simulation and Performance Evaluation: Methods and Tools, p. 3.
[4] Hsiao Pei-Yung, Shih-Yu Lin, and Shih-Shinh Huang (2015), "An FPGA based human detection system with embedded platform". Microelectron. Eng., vol. 138, pp. 42–46.
[5] Kim Dong-Jin, Yeon-Jeong Ju, and Young-Seak Park (2015), "An Implementation of SoC FPGA-based Real-time Object Recognition and Tracking System". IEMEK J. Embed. Syst. Appl., vol. 10, no. 6, pp. 363–372.
[6] Luo Junwen, Graeme Coapes, Terrence Mak, Tadashi Yamazaki, Chung Tin, and Patrick Degenaar (2016), "Real-Time Simulation of Passage-of-Time Encoding in Cerebellum Using a Scalable FPGA-Based System". IEEE Trans. Biomed. Circuits Syst., vol. 10, no. 3, pp. 742–753.
[7] Le Van Thanh Vu and Xuan Tu Tran (2014), "High-Level Modeling and Simulation of a Novel Reconfigurable Network-on-Chip Router". REV J. Electron. Commun., pp. 68–74.
[8] Nguyen Hung K and Xuan-Tu Tran (2016), "Design and implementation of a hybrid switching router for the reconfigurable Network-on-Chip", in Advanced Technologies for Communications (ATC), 2016 International Conference on, pp. 328–333.
[9] Nguyễn Văn Cường, Trần Thanh, Phạm Ngọc Nam (2015), “Xây dựng mô hình cấu hình lại từng phần động cho mạng trên chip trên FPGA”, Tạp chí Khoa học và Công nghệ Đại học Đà Nẵng, số 11(96).2015, quyển 1, trang 91-95.
[10] Xilinx "LogiCORE IP AXI HWICAP (v2.02.a)". [Online]. Available: http://www.xilinx.com/support/documentation/ip_documentation/axi_hwicap/v2_03_a/ds817_axi_hwicap.pdf.
[11] Nguyen Van Cuong, Pham Ngoc Nam (2015), “A Deadlock free NoC Router Architecture with Irregular Virtual Channel”, Journal of Science and Technology, Vol. 53, No.2C, pp. 89-102.
[12] Nguyen Van Cuong, Cao Ba Cuong, Pham Ngoc Nam (2015), “Design of a Low Latency Network Interface using Dual Buffer for Network on Chip”, in 2015 International Conference on Communications, Management and Telecommunications (ComManTel), Danang, Vietnam, pp. 205 – 209.
Xem thêm
##plugins.themes.academic_pro.article.sidebar##
Đã Xuất bản
Jan 31, 2019
Download
Cách trích dẫn
Nguyen Van Cuong*, Pham Van Vinh, Nguyen Trong Cac. “Phát triển nền tảng phần cứng cấu hình lại được đa Lõi dựa Theo kiến Trúc NoC Trên FPGA”. Tạp Chí Khoa học Và Công nghệ - Đại học Đà Nẵng, vol 17, số p.h 1.1, Tháng Giêng 2019, tr 21-25, https://jst-ud.vn/jst-ud/article/view/1685.
