Tối ưu hóa vị trí đặt hợp bộ thiết bị điều áp động và thiết bị hạn chế dòng ngắn mạch nhằm cải thiện sụt giảm điện áp ngắn hạn trên lưới phân phối điện

##plugins.themes.academic_pro.article.main##

Author

  • Bạch Quốc Khánh*

Từ khóa:

distribution system
voltage sag
dynamic voltage
restorer
solid-state fault current limiter

Tóm tắt

Một trong những giải pháp hiệu quả và phổ biến để cải thiện tình hình sụt giảm điện áp ngắn hạn (SANH) là việc sử dụng các thiết bị điều hòa công suất (CPD) như thiết bị điều áp động (DVR). Mặt khác, nhờ khả năng hạn chế dòng điện ngắn mạch, thiết bị hạn chế dòng ngắn mạch cũng tác động lên vấn đề SANH do ngắn mạch gây ra. Bài báo giới thiệu một mô hình kết hợp giữa DVR và thiết bị hạn chế dòng điện ngắn mạch sử dụng chuyển mạch không tiếp điểm (SSFCL) nhằm tăng cường khả năng cải thiện tình hình SANH trong lưới phân phối. Vị trí của bộ DVR-SSFCL được lựa chọn tối ưu dựa trên cực tiểu chỉ tiêu hệ thống là SARFIX. Khi giải bài toán tối ưu vị trí DVR-SSFCL, nhiều trường hợp thông số thiết bị sẽ được xem xét và phân tích. Bài báo sử dụng lưới phân phối mẫu 33 nút của IEEE để mô phỏng SANH do ngắn mạch và hiệu quả cải thiện SANH của bộ DVR-SSFCL

Tài liệu tham khảo

    [1] IEEE Std. 1159-2009, IEEE Recommended Practice for Monitoring Power Quality (2009).
    [2] A. Ghosh, G. Ledwich, Power quality enhancement using custom power devices, Kluwer Academic Publishers, London (2002).
    [3] Math H. J. Bollen, Understanding power quality problems: voltage sags and interruptions, IEEE Press, John Wiley& Sons, Inc. (2000).
    [4] M. Farhoodnea, et al., A Comprehensive Review of Optimization Techniques Applied for Placement and Sizing of Custom Power Devices in Distribution Networks, Przegląd Elektrotechniczny R. 88 NR. 11a, (2012).
    [5] D. K. Tanti, M. K. Verma, B. Singh, O. N. Mehrotra, “Optimal Placement of Custom Power Devices in Power System Network to Mitigate Voltage Sag under Faults”, International Journal of Power Electronics and Drive System, Vol.2, No.3, pp. 267-276, Jun. 2012.
    [6] R. Pal, S. Gupta, “State Of The Art: Dynamic Voltage Restorer For Power Quality Improvement”, Electrical & Computer Engineering: An International Journal (ECIJ) Volume 4, Number 2. Jun. 2015.
    [7] R. Omar, N. A. Rahim, M. Sulaiman, “Dynamic Voltage Restorer Application for Power Quality Improvement in Electrical Distribution System: An Overview”, Australian Journal of Basic and Applied Sciences, 5(12), pp 379-396, Dec. 2011.
    [8] S. H. Chaudhary, G. gangil, “Mitigation of voltage sag/swell using Dynamic voltage restorer”, IOSR Journal of Electrical and Electronics Engineering, Volume 8, Issue 4, pp 21-38, Nov-Dec. 2013.
    [9] B. Q. Khanh, N. V. Minh, “Using the Norton’s Equivalent Circuit of DVR in Optimizing the Location of DVR for Voltage Sag Mitigation in Distribution System”, GMSARN International Journal, Vol.12, No. 3, pp 139-144, Jun 2018.
    [10] M. A. Ali, M. Fozdar, K. R. Niazi, A. R. Phadke, “Optimal Placement of Static Compensators for Global Voltage Sag Mitigation and Power System Performance Improvement”, Research Journal of Applied Sciences, Engineering and Technology, Vol.10, No.5, pp. 484–494, Jun. 2015.
    [11] Y. Zhang, J. V. Milanovic, “Global Voltage Sag Mitigation With FACTS-Based Devices”, IEEE Transaction on Power Delivery, Vol.25, No.4, pp. 2842–2850, Oct. 2010.
    [12] T. Ratniyomchai, T. Kulworawanichpong, “Steady-State Power Flow Modeling for a Dynamic Voltage Restorer” in proceedings of 5th WSEAS, ICAEE, Prague, Czech Rep., Mar. 12-14, 2006.
    [13] A. Neumann, Application of Fault Current Limiters, BERR report, pp. 3-14, 2007. Available at: http://www.ensg.gov.uk/assets/dgcg00099rep.pdf
    [14] A. Abramovitz, K. M. Smedley, Survey of Solid-State Fault Current Limiters, IEEE Trans. on Power Electronics, Vol. 27, No. 6, June 2012. pp. 2770-2782.
    [15] C.S. Chang, P.C. Loh, Designs synthesis of resonant fault current limiter for voltage sag mitigation and current limitation, Proc. IEEE Power Engineering Society Winter Meeting. Conference, Singapore, 23-27 Jan. 2000.
    [16] J.S. Kim, S.H. Lim, J.C. Kim, J.F. Moon, A Study on Bus Voltage Sag Considering the Impedance of SFCL and Fault Conditions in Power Distribution Systems, IEEE Trans. on App. Supercond., Vol. 23, No. 3, June 2013.
    [17] B. Boribun and T. Kulworawanichpong, Solid-state fault current limiter for voltage sag mitigation and its parameters design, Latest Trends on Circuits, Systems and Signals, WSEAS, http://www.wseas.us/e-library/conferences/2010/Corfu/CSS/CSS-16.pdf.
    [18] N. Shurui, T. Lijun; Q. Dayong, Optimal allocation of superconducting fault current limiters considering voltage sags mitigation, Proc. 2014 IEEE PES Asia-Pacific Power and Energy Engineering Conference (APPEEC), Hong Kong, China, 7-10 Dec. 2014.
    [19] 1564-2014 IEEE Guide for Voltage Sag Indices.
    [20] J. J. Grainger, W. D. Stevenson, Power System Analysis, McGraw-Hill, Inc. 1994.
    [21] B. Q. Khanh, D. J. Won, S. I. Moon, “Fault Distribution Modeling Using Stochastic Bivariate Models For Prediction of Voltage Sag in Distribution Systems”, IEEE Transaction on Power Delivery, Vol.23, No.1, pp. 347-354, Jan. 2008.
Xem thêm

##plugins.themes.academic_pro.article.sidebar##

Đã Xuất bản

Jun 30, 2019
Download
PDF (English)
Cách trích dẫn
Bach Quoc Khanh. “Tối ưu hóa vị Trí đặt hợp bộ thiết bị điều áp động Và thiết bị hạn Chế dòng ngắn mạch nhằm cải thiện sụt giảm điện áp ngắn hạn Trên lưới phân phối điện”. Tạp Chí Khoa học Và Công nghệ - Đại học Đà Nẵng, vol 17, số p.h 6, Tháng Sáu 2019, tr 44-49, https://jst-ud.vn/jst-ud/article/view/1880.

##plugins.themes.academic_pro.article.details##