Thiết kế và thực hiện bộ giao tiếp mạng có hiệu năng cao cho mạng trên chip trên FPGA Spartan-6
Tóm tắt: 14
| 
PDF: 18 
##plugins.themes.academic_pro.article.main##
Author
Từ khóa:
hệ thống trên chip
mạng trên chip
giao tiếp mạng
trễ
thông lượng
Tóm tắt
Thực hiện một hệ thống có hiệu năng cao, hoạt động ổn định dựa trên kiến trúc mạng trên chip (NoC) là một vấn đề cần thiết đáp ứng yêu cầu cho các ứng dụng nhúng hiện đại. Bộ giao tiếp (NI) mạng trong kiến trúc NoC dùng để kết nối giữa bộ định tuyến với bộ xử lý dữ liệu và đóng vai trò rất quan trọng góp phần vào cải thiện hiệu năng cho hệ thống. Trong bài báo này chúng tôi giới thiệu một kiến trúc của bộ giao tiếp mạng trong NoC có hiệu năng cao, hoạt động ổn định. Phương pháp tiếp cận của chúng tôi là sử dụng quá trình ghi và đọc dữ liệu trong bộ đệm một cách song song giúp tăng tốc độ đọc và ghi dữ liệu. Kiến trúc bộ giao tiếp mạng này được chúng tôi mô tả bằng ngôn ngữ Verilog và thực hiện trên Xilinx Spatan6. Kết quả thực nghiệm cho thấy rằng, kiến trúc bộ giao tiếp mạng của chúng tôi đề xuất hoạt động ổn định, hiệu năng cao về các tiêu chuẩn như diện tích, năng lượng tiêu thụ, trễ và thông lượng.
Tài liệu tham khảo
-
[1] M. Duranton et al., “The HiPEAC Vision,” HiPEAC Roadmap, 2014. [Online].
[2] Available: www.hipeac.net/system/files/hipeacvision.pdf.
[3] J. L. Hennessy and D. A. Patterson, Computer Architecture: A Quantitative Approach, 4th Edition, 4th ed. Morgan Kaufmann, 2006.
[4] J. Liang, S. Swaminathan, and R. Tessier, aSOC: A scalable, single chip communications architecture,in Proc. PACT, 2000.
[5] L. Benini and G. De Micheli,Network on Chips: A New SoC Paradigm,IEEE Computer, Jan.2002, Pages: 70-78.
[6] S. Kumar, ANetwork on Chip Architecture and Design Methodology, Proc. Of IEEE Annual Symposium on VLSI, 2002, Pittsburgh, USA, Pages: 117-124.
[7] Axel Jantsch, Hannu Tenhunen (2004), Networks on Chip, Kluwer Academic Publishers, U.S.
[8] Holsmark R., Johansson A. and Kumar S., “On Connecting Cores to Packet Switched On-Chip Networks: A Case Study with Microblaze Processor Cores”, in IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems, April 18-21, 2004, Slovakia.
[9] M. T. Rose. The Open Book: A Practical Perspective on OSI, Prentice Hall, 1990.
[10] A. Radulescu, J. Dielissen, K. Goossens, E. Rijpkema, and P. Wielage, An efficient on-chip network interface offering guaranteed services, shared-memory abstraction, and flexible network configuration,in Proceedings of the 2004 Design, Automation and Test in Europe Conference (DATE’04). IEEE, 2004
[11] W. Chouchene, B. Attia, A. Zitouni, N. Abid, and R. Tourki, R., “A Low Power Network Interface For Network on Chip”, in IEEE 8th International Multi-Conference on Systems, Signals & Devices, 2011, pp. 37-42.
[12] B. Attia, W. Chouchene, A. Zitouni, and R. Tourki, “Network interface Sharing for SoCs based NoC”, in International Conference on Communications, Computing and Control Applications, 2011, pp. 1-6.
[13] A. Ferrante, S. Medardoni, and D. Bertozzi, "Network Interface Sharing Techniques for Area Optimized NoC Architectures", in DSD, 2008, pp. 10-17.
[14] K.Swaminathan, Lakshminarayanan G and Ko Seok-Bum, “High Speed Generic Network Interface for Network on Chip using Ping Pong Buffers,” in International Symposium on Electronic System Design, pp. 72-76, 2012
[15] M. Daneshtalab et al.,"Memory-Efficient On-Chip Network With Adaptive Interfaces,” Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions on, vol.31, no.1, pp.146-159, Jan. 2012.
[16] K. Mori et al., “Advanced Design Issue for OASIS Network-on- Chip Architecture,” International Conference on Broadband, Wireless Computing, Communication and Applications, 2010.
[17] W. Jian and Y. Zhijia, “Design of network adapter compatible OCP for high-throughput NOC,” vol. 314, pp. 1341–1346, 2013.
Xem thêm
##plugins.themes.academic_pro.article.sidebar##
Đã Xuất bản
Nov 30, 2014
Download
Cách trích dẫn
Nguyen Van Cuong; Pham Ngoc Nam; Tran Hoang Vu. “Thiết Kế Và thực hiện bộ Giao tiếp mạng Có hiệu năng Cao Cho mạng Trên Chip Trên FPGA Spartan-6”. Tạp Chí Khoa học Và Công nghệ - Đại học Đà Nẵng, vol 11, số p.h 84.2, Tháng Mười-Một 2014, tr 19-23, https://jst-ud.vn/jst-ud/article/view/603.
